⑩ 日本国特許庁(JP)

m 特許出願公開

⑫公開特許公報(A)

昭61-48970

@Int Cl.4

識別記号

庁内勢理番号 7925-5F

❸公開 昭和61年(1986)3月10日

H 01 L 27/08

101

(全3百) 塞杏藷求 未請求 発明の数 1

半漢体集積同路裝置 60発明の名称

> 顧 昭59-170697 21)特

願 昭59(1984)8月16日 **22**HH

672発 明 者 **72**発 明 老

 \mathbf{B} 内 鍋 博 文 /建 次

門真市大字門真1006番地

門真市大字門真1006番地 松下電子工業株式会社内 松下電子工業株式会社内

றய 頭 人 松下電子工業株式会社

門真市大字門真1006番地

の代 理 人 弁理士 中尾 敏 男 外1夕

1、発明の名称

华基体集積回路装置

2、特許譲求の範囲

ラテラルPNPトランジスタのペースとコレク タとをそれぞれ、逆極性NPNトランジスタのエ ミッタとペースとに対応させ、前記NPNトラン ジスタのペース内に前記PNPトランジスタのコ レクタを設けてなる集積注入論理回路において、 前記ラテラルPNPトランジスタのコレクター部 分の拡散層が、前記ラテラルPNPトランジスタ のエミッタの拡散梁さよりも深いことを特徴とす る半導体集積回路装置。

3、発明の詳細な説明

産業上の利用分野

本発明は半導体集積回路装置、くわしくは集積 注入論理回路 (Integrated Injection Logic, 以下I2Lと略す)の改良に関するものである。

従来例の檘成とその問題点

従来、 I²Lはラテラル P N P トランジスタと縦

方向の逆NPNトランジスタを組み合わせて一体 とした論理回路で、第1図の断面図に示すような デバイス構造をとることが多かった。

同図において、1はP型基板、2はN型型型込層、 3はN型エピタキシャル層、4はN⁺型拡散層、5 はP型分離拡散層、6-1はI²L素子のインジェ クタ、6-2はインジェクタPNPトランジスタ のコレクタおよび I2L素子の縦型NPNトランジ スタのペース、アー1 , アー2は I²L素子の N⁺型 コレクタ、Bは二酸化シリコン、9はAL 電極で

このようなI2Lは通常のバイポーラICの製造 プロセスで製造することができ、P型の拡散層 6-1 と6-2とをラテラル P N P トランジスタ のエミッタとコレクタとしてそれぞれ動作させ、 そのペースはN型エピタキシャル層3とし、他方、 とのN型エピタキシャル層3かよび埋込 N⁺層2を 経型逆極性NPNトランジスタのエミッタとし、 前記P形の拡散層 6-2をベース、N⁺型拡散層で -1 ,7-2をコレクタとしているo

このような構成にすることにより、集積密度を 向上させ、また、ゲート当りの消費電力も著しく 低減させうることが知られている。

ところが、I²Lの特長である低消費電力化を選
する上で、従来構造で最も大きなデバイス構成上
の問題はラテラルPNPトランジスタのエミッタ
から供給された電流がペース電流として消費され、
コレクタに選するキャリアが減少するという点で
ある。したがって、十分な駆動電流を確保するためには、ラテラルPNPトランジスタのエミッタ
からの電流を増さればならず、電力消費を増大さ
せる結果となる。

発明の目的

本発明は低消費電力で動作しりる半導体集積回 要置 路を提供せんとするものである。

発明の構成

本発明では、インジェクタとなるラテラルPNP トランジスタのコレクタ層をそのエミッタよりも 深い構造とし、これにより、低消費電力化を可能 にするものである。

ところで、このように様型NPNトランシスタ
のベースの電位が高くなると、ベースとN型エピ
タキシャル層が順バイアスとなり、ベースからエ ピタキシャル層へホールが注入され、その一部は インシェクタの一1に到達する。

したがって、インジェクタ 8 - 1 から注入されてラテラル P N P トランジスタのコレクタ 6 - 3 に到達するホール数と、逆に、縦型 N P N トランジスタから注入されて、インジェクタ 6 - 1 に到達するホールの数の差に比例するインジェクタ電流が流れる。

したがって、低消費電力を選成するためには、 インジェクタから注入されてラテラルPNPトラ ンジスタのコレクタに到達するホールの数を増加 させ縦型NPNトランジスタのペースから注入さ れてインジェクタに到達するホールの数との比を 大きくすればよいことになる。

すなわち、ラテラルPNPトランジスタのコレクタ電流はコレクタ面積が大きい程大きくなるから、順方向ラテラルPNPトランジスタのコレク

実施例の説明

以下、本発明の実施例を用いて説明する。

第2図に本発明の実施例の断面構造を示す。すなわち、本実施例においては、ラテラルPNPトランジスタのコレクタ部のインジェクタに対向する領域6-3の拡散深さが、インジェクタ6-1の拡散深さよりも深い構造となっている。

このような構造とすることによって、低消費電力化を図ることができる。

1²L素子はインジェクタをラテラルPNPトランジスタのエミッタとして用いているから、インジェクタに正の電圧を加えるとインジェクタか正入され、その一部はPNPトランジスタので再結合しペース電流となるが、幾りはし、フラルPNPトランジスタのコレクタに到達し、PNPトランジスタのコレクタを他の1²L素子のペースに接続するとコレクタ電流が流れる。

タ面積すなわち、インジェクタに対向する縦型 NPNトランジスタのペースの断面積をできるだけ 大きくすることが望ましい。

そのために、ラテラルPNPトランジスタのエミッタ6~1の拡散深さよりもコレクタ6~3の 拡散深さを深くして、コレクタ面積を大きくする ことによって、低消費電力化をもたらし、従来構造のI²Lの特性をさらに向上させることができる。

発明の効果

以上述べたように、本発明による I²Lの構造に することによって、ラテラル PNPトランシスタ の電流増幅率を著しく向上させることが可能で、 このため従来構造の I²Lよりも消費電力を大幅に 低下させることができ、工業上大きな利益をもた らすものである。


4、図面の簡単な説明

第1図は I²Lの従来構造断面図、第2図は本発明による I²Lの実施例断面図である。


 5-2……P型分離拡散層、6-1……P型ラテラルPNPトランジスタのエミッタ、6-2…… 縦型NPNトランジスタのP型ペース層、6-3 ……ラテラルPNPトランジスタのP型コレクタ、 7-1,7-2……N⁺型コレクタ、8……二酸化シリコン、C₁,C₂……I²Lの出力、B……I²Lの入力、V……ラテラルPNPトランジスタのエミッタに加える電源、9……AL 電極。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名

第 1 图



第 2 図



PAT-NO: JP361048970A

DOCUMENT- JP 61048970 A

IDENTIFIER:

TITLE: SEMICONDUCTOR

INTEGRATED CIRCUIT

DEVICE

PUBN-DATE: March 10, 1986

INVENTOR-INFORMATION:

NAME COUNTRY

UCHIDA, HIROBUMI MANABE, KENJI

ASSIGNEE-INFORMATION:

NAME COUNTRY

MATSUSHITA ELECTRONICS N/A CORP

APPL-NO: JP59170697

APPL-DATE: August 16, 1984

INT-CL (IPC): H01L027/08

US-CL-CURRENT: 257/556, 257/557,

257/560

ABSTRACT:

PURPOSE: To reduce power consumption by a method wherein the collector layer of a lateral PNP transistor serving as an injector is formed to be thicker than the emitter layer.

CONSTITUTION: The collector region 6-3, facing an injector 6-1, of a lateral PNP transistor is formed by diffusion deeper than the injector 6-1. This greatly increases the current amplification factor of the lateral PNP transistor. The device of this design consumes far less electric power than an IIL of the conventional structure does.

COPYRIGHT: (C)1986,JPO&Japio